電子系專業課程入門
31
免費公開
42
付費限定
房間資訊
付費訂閱
本課程幫助你快速掌握數位邏輯、計算機概論、Arduino 嵌入式開發,電路學、電子學、微積分,讓你在面對進階科目時,能更輕鬆理解核心概念,減少學習挫折感,提升在校成績。 ✅ 快速理解處理器、記憶體、計算架構等重要概念✅ 概念、題目解析、電子專案實作一次擁有✅ 成為「能軟能硬」的跨領域人才
Top 5
1
計算機概論-直接記憶體存取(DMA)
2
計算機概論-高階語言
3
Verilog設計實務_Day1
4
計算機概論-計算機硬體概述_1
5
Verilog設計實務_Day5
1
計算機概論-直接記憶體存取(DMA)
2
計算機概論-高階語言
3
Verilog設計實務_Day1
4
計算機概論-計算機硬體概述_1
5
Verilog設計實務_Day5
全部
數位邏輯
計算機概論
Arduino
Verilog 實習
全部
數位邏輯
計算機概論
Arduino
Verilog 實習
全部類型
免費與付費
最新發佈
最新發佈
電資鼠
2025/05/27
Verilog設計實務_Day7
本單元教學如何規劃與設計有限狀態機,以實現 0110 序列偵測電路。內容涵蓋狀態圖設計、狀態表製作、Verilog程式碼實作,以及testbench的撰寫與模擬。透過此教學,讀者將學習 Mealy 型 FSM 的設計步驟,包含狀態暫存器的初始化與更新、下一個狀態的決定,以及輸出函數的設計。
#
Verilog
#
數位邏輯
#
FSM
電資鼠
2025/05/27
Verilog設計實務_Day7
本單元教學如何規劃與設計有限狀態機,以實現 0110 序列偵測電路。內容涵蓋狀態圖設計、狀態表製作、Verilog程式碼實作,以及testbench的撰寫與模擬。透過此教學,讀者將學習 Mealy 型 FSM 的設計步驟,包含狀態暫存器的初始化與更新、下一個狀態的決定,以及輸出函數的設計。
#
Verilog
#
數位邏輯
#
FSM
電資鼠
2025/05/27
Verilog設計實務_Day6
本單元,我們要邁向循序邏輯電路的描述,也就是所謂的Sequential Circuit。並透過練習一個範例電路來學習Sequential Circuit 的完整設計。
#
Verilog
#
數位邏輯
#
計數器
電資鼠
2025/05/27
Verilog設計實務_Day6
本單元,我們要邁向循序邏輯電路的描述,也就是所謂的Sequential Circuit。並透過練習一個範例電路來學習Sequential Circuit 的完整設計。
#
Verilog
#
數位邏輯
#
計數器
電資鼠
2025/05/20
Verilog設計實務_Day5
本章節實作組合邏輯電路,包含解碼器、編碼器、優先編碼器、多工器、解多工器、比較器和ALU電路,並比較不同模型 (behavioral model, data flow model) 的實現方式。
#
Verilog
#
數位邏輯
#
組合邏輯
電資鼠
2025/05/20
Verilog設計實務_Day5
本章節實作組合邏輯電路,包含解碼器、編碼器、優先編碼器、多工器、解多工器、比較器和ALU電路,並比較不同模型 (behavioral model, data flow model) 的實現方式。
#
Verilog
#
數位邏輯
#
組合邏輯
電資鼠
2025/05/07
Verilog設計實務_Day4
在本章節,我們同樣要再練習一個 module mapping 的方式來描述乘法器的電路。
#
Verilog
#
數位邏輯
#
教學
電資鼠
2025/05/07
Verilog設計實務_Day4
在本章節,我們同樣要再練習一個 module mapping 的方式來描述乘法器的電路。
#
Verilog
#
數位邏輯
#
教學
電資鼠
2025/04/29
Verilog設計實務_Day3
在本章節中,我們將學習如何透過將小型模組(Module)組合的方式,設計出更大型且複雜的電路元件。 透過設計一個 4 位元的加法器(4-bit Adder)來了解上述觀念,這個大模組是由 4個全加器(Full Adder)小模組組合而成。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day3
在本章節中,我們將學習如何透過將小型模組(Module)組合的方式,設計出更大型且複雜的電路元件。 透過設計一個 4 位元的加法器(4-bit Adder)來了解上述觀念,這個大模組是由 4個全加器(Full Adder)小模組組合而成。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day2(Testbench撰寫與驗證: 以全加器與OR閘為例)
本章節說明如何撰寫 Testbench 來驗證全加器模組的正確性,包含輸入信號的產生和輸出信號的檢查,並提供使用迴圈改寫 Testbench 的範例。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day2(Testbench撰寫與驗證: 以全加器與OR閘為例)
本章節說明如何撰寫 Testbench 來驗證全加器模組的正確性,包含輸入信號的產生和輸出信號的檢查,並提供使用迴圈改寫 Testbench 的範例。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day1
Verilog 是一種 硬體描述語言(HDL),HDL 類似於一般的電腦程式語言,例如 C 語言,但它專門用於描述硬體結構和邏輯電路的行為。這使得 HDL 與其他用於數值計算的語言有所不同。 而本系列的主要目的為透過整理好的學習資源幫助有志踏入此領域的小白大學生一個快速入門Verilog基礎的機會。
#
Verilog
#
數位邏輯
#
全加器
2
電資鼠
2025/04/29
Verilog設計實務_Day1
Verilog 是一種 硬體描述語言(HDL),HDL 類似於一般的電腦程式語言,例如 C 語言,但它專門用於描述硬體結構和邏輯電路的行為。這使得 HDL 與其他用於數值計算的語言有所不同。 而本系列的主要目的為透過整理好的學習資源幫助有志踏入此領域的小白大學生一個快速入門Verilog基礎的機會。
#
Verilog
#
數位邏輯
#
全加器
2
加入
Top 5
1
計算機概論-直接記憶體存取(DMA)
2
計算機概論-高階語言
3
Verilog設計實務_Day1
4
計算機概論-計算機硬體概述_1
5
Verilog設計實務_Day5
1
計算機概論-直接記憶體存取(DMA)
2
計算機概論-高階語言
3
Verilog設計實務_Day1
4
計算機概論-計算機硬體概述_1
5
Verilog設計實務_Day5
全部
數位邏輯
計算機概論
Arduino
Verilog 實習
全部
數位邏輯
計算機概論
Arduino
Verilog 實習
全部類型
免費與付費
最新發佈
最新發佈
電資鼠
2025/05/27
Verilog設計實務_Day7
本單元教學如何規劃與設計有限狀態機,以實現 0110 序列偵測電路。內容涵蓋狀態圖設計、狀態表製作、Verilog程式碼實作,以及testbench的撰寫與模擬。透過此教學,讀者將學習 Mealy 型 FSM 的設計步驟,包含狀態暫存器的初始化與更新、下一個狀態的決定,以及輸出函數的設計。
#
Verilog
#
數位邏輯
#
FSM
電資鼠
2025/05/27
Verilog設計實務_Day7
本單元教學如何規劃與設計有限狀態機,以實現 0110 序列偵測電路。內容涵蓋狀態圖設計、狀態表製作、Verilog程式碼實作,以及testbench的撰寫與模擬。透過此教學,讀者將學習 Mealy 型 FSM 的設計步驟,包含狀態暫存器的初始化與更新、下一個狀態的決定,以及輸出函數的設計。
#
Verilog
#
數位邏輯
#
FSM
電資鼠
2025/05/27
Verilog設計實務_Day6
本單元,我們要邁向循序邏輯電路的描述,也就是所謂的Sequential Circuit。並透過練習一個範例電路來學習Sequential Circuit 的完整設計。
#
Verilog
#
數位邏輯
#
計數器
電資鼠
2025/05/27
Verilog設計實務_Day6
本單元,我們要邁向循序邏輯電路的描述,也就是所謂的Sequential Circuit。並透過練習一個範例電路來學習Sequential Circuit 的完整設計。
#
Verilog
#
數位邏輯
#
計數器
電資鼠
2025/05/20
Verilog設計實務_Day5
本章節實作組合邏輯電路,包含解碼器、編碼器、優先編碼器、多工器、解多工器、比較器和ALU電路,並比較不同模型 (behavioral model, data flow model) 的實現方式。
#
Verilog
#
數位邏輯
#
組合邏輯
電資鼠
2025/05/20
Verilog設計實務_Day5
本章節實作組合邏輯電路,包含解碼器、編碼器、優先編碼器、多工器、解多工器、比較器和ALU電路,並比較不同模型 (behavioral model, data flow model) 的實現方式。
#
Verilog
#
數位邏輯
#
組合邏輯
電資鼠
2025/05/07
Verilog設計實務_Day4
在本章節,我們同樣要再練習一個 module mapping 的方式來描述乘法器的電路。
#
Verilog
#
數位邏輯
#
教學
電資鼠
2025/05/07
Verilog設計實務_Day4
在本章節,我們同樣要再練習一個 module mapping 的方式來描述乘法器的電路。
#
Verilog
#
數位邏輯
#
教學
電資鼠
2025/04/29
Verilog設計實務_Day3
在本章節中,我們將學習如何透過將小型模組(Module)組合的方式,設計出更大型且複雜的電路元件。 透過設計一個 4 位元的加法器(4-bit Adder)來了解上述觀念,這個大模組是由 4個全加器(Full Adder)小模組組合而成。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day3
在本章節中,我們將學習如何透過將小型模組(Module)組合的方式,設計出更大型且複雜的電路元件。 透過設計一個 4 位元的加法器(4-bit Adder)來了解上述觀念,這個大模組是由 4個全加器(Full Adder)小模組組合而成。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day2(Testbench撰寫與驗證: 以全加器與OR閘為例)
本章節說明如何撰寫 Testbench 來驗證全加器模組的正確性,包含輸入信號的產生和輸出信號的檢查,並提供使用迴圈改寫 Testbench 的範例。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day2(Testbench撰寫與驗證: 以全加器與OR閘為例)
本章節說明如何撰寫 Testbench 來驗證全加器模組的正確性,包含輸入信號的產生和輸出信號的檢查,並提供使用迴圈改寫 Testbench 的範例。
#
Verilog
#
數位邏輯
#
程式語言
電資鼠
2025/04/29
Verilog設計實務_Day1
Verilog 是一種 硬體描述語言(HDL),HDL 類似於一般的電腦程式語言,例如 C 語言,但它專門用於描述硬體結構和邏輯電路的行為。這使得 HDL 與其他用於數值計算的語言有所不同。 而本系列的主要目的為透過整理好的學習資源幫助有志踏入此領域的小白大學生一個快速入門Verilog基礎的機會。
#
Verilog
#
數位邏輯
#
全加器
2
電資鼠
2025/04/29
Verilog設計實務_Day1
Verilog 是一種 硬體描述語言(HDL),HDL 類似於一般的電腦程式語言,例如 C 語言,但它專門用於描述硬體結構和邏輯電路的行為。這使得 HDL 與其他用於數值計算的語言有所不同。 而本系列的主要目的為透過整理好的學習資源幫助有志踏入此領域的小白大學生一個快速入門Verilog基礎的機會。
#
Verilog
#
數位邏輯
#
全加器
2